ASIGNATURA: CIRCUITOS DIGITALES

P ROGRAMA ACADÉMICO: INGENIERÍA BIÓNICA

T IPO EDUCATIVO: licenciatura

MODALIDAD: ESCOLARIZADA

S ERIACIÓN: 37002

C LAVE DE LA ASIGNATURA: 37007

C ICLO: SEXTO SEMESTRE

UNIVERSIDAD POPULAR AUTÓNOMA DEL ESTADO DE PUEBLA

HOJA:

1

DE

5

HORAS

ESTIMADAS

TEMAS Y SUBTEMAS

OBJETIVOS DE LOS TEMAS

8

1. SISTEMAS BINARIOS

1.1 Computadoras digitales y

sistemas digitales

1.2 Números binarios

1.3 Conversiones de la base de

números

1.4 Números octales y

hexadecimales

1.5 Complementarios

1.6 Códigos binarios

1.7 Almacenamiento binario y

registros

1.8 Lógica binaria

1.9 Circuitos integrados

El alumno aprenderá los sistemas binarios, la lógica binaria, números binarios.

8

2. ALGEBRA BOOLEANA Y COMPUERTAS LOGICAS

2.1 Definiciones básicas

2.2 Definición axiomática del

algebra booleana

2.3 Teoremas básicos y

propiedades del álgebra

booleana

2.4 Funciones booleanas

2.5 Formas canónicas y estándar

2.6 Otras operaciones lógicas

2.7 Compuertas lógicas digitales

2.8 Familias lógicas digitales IC

El alumno conocerá el álgebra booleana, teoremas básicos, funciones booleanas y oras operaciones lógicas.

8

3. SIMPLIFICACON DE FUNCIONES BOOLEANAS

3.1 Método de mapas

3.2 Mapas de dos y tres variables

3.3 Mapa de cuatro variables

3.4 Mapas de cinco y seis

variables

3.5 Simplificación de productos

de suma

3.6 Implementación con NOR y

NAND

3.7 Otras implementaciones de nivel

dos

3.8 Condiciones no importa

3.9 Método de tabulación

El alumno aprenderá la simplificación de funciones booleanas, el método de mapas, mapas de dos y tres variables, implementación con NOR y NAND.

HOJA:

2

DE

5

3.10 Determinación de los

implicantes primos

3.11 Selección de implicantes

primos

3.12 Comentarios concluyentes

8

4. LOGICA COMBINACIONAL

4.1 Introducción

4.2 Procedimiento de diseño

4.3 Sumadores

4.4 Restadores

4.5 Conversión de código

4.6 Procedimiento de análisis

4.7 Circuitos NAND de niveles

múltiples

4.8 Circuitos NOR de niveles

múltiples

4.9 OR-excluyente y funciones de

equivalencia

El alumno aprenderá el procedimiento de diseño, sumadores y restadores, conversión de código, circuitos NAND y NOR de niveles múltiples.

8

5. LOGICA COMBINACIONAL CON MSI Y LSI

5.1 Introducción

5.2 Sumador binario paralelo

5.3 Sumador decimal

5.4 Comparador de magnitud

5.5 Decodificadores

5.6 Multiplexores

5.7 Memoria de solo lectura (ROM)

5.8 Arreglo lógico programable

El alumno conocerá la lógica combinacional con MSI y LSI.

8

6. LOGICA SECUENCIAL SINCRONA

6.1 Introducción

6.2 Flip-flops

6.3 Disparo de flip-flop

6.4 Reducción y asignación de

estado

6.5 Tablas de excitación flip-flop

6.6 Procedimiento de diseño

6.7 Diseño de contadores

6.8 Diseño mediante las ecuaciones

de estado

El alumno aprenderá los flip-flops, disparo de flip-flop, tablas de excitación flip-flop, diseño de contadores, etc..

8

7. REGISTROS, CONTADORES Y UNIDAD DE MEMORIA

7.1 Introducción

7.2 Registros

7.3 Registros con corrimiento

7.4 Contadores de ondulación o

pulsación

7.5 Contadores sincrónicos

El alumno conocerá los registros, contadores y unidad de memoria..

HOJA:

3

DE

5

7.6 Secuencia de temporizado

7.7 Unidad de memoria

7.8 Ejemplos de memorias de

acceso aleatorio

8

8. MAQUINAS DE ESTADO ALGORITMICO (ASM)

8.1 Introducción

8.2 Diagrama ASM

8.3 Consideraciones de temporizado

8.4 Implementación de control

8.5 Diseño con multiplexores

8.6 Control PLA

8.7 Procedimiento de diseño

8.8 Reducción de las tablas de

estado y de flujo

8.9 Asignación de estado libre de

carrera

8.10 Riesgos

8.11 Ejemplo de diseño

El alumno conocerá las máquinas de estado algorítmico (ASM), reducción de tablas de estado y de flujo, asignación de estado libre de carrera, riesgos y ejemplo de diseño.

UNIVERSIDAD POPULAR AUTÓNOMA DEL ESTADO DE PUEBLA

HOJA:

4

DE

5

BIBLIOGRAFÍA (LIBRO, TÍTULO, AUTOR, EDITORIAL, EDICIÓN)

HOJA:

5

DE

5