PYTANIA TESTOWE 20080615 231720 1 PROCESOR MA ARCHITEKTURĘ AKUMULATOROWĄ

ZAŁĄCZNIK 3A DO ZAPYTANIA OFERTOWEGO OŚWIADCZENIE OFERENTA O
(ZAŁĄCZNIK NR 2 DO ZAPYTANIA OFERTOWEGO) U M O
0DPOWIEDZI NA ZAPYTANIA WYKONAWCÓW ZADANIE PN BUDOWA PRZYDOMOWYCH OCZYSZCZALNI

0Zalacznik_Nr_1_do_Zapytania_ofertowego
18POIR2019 WARSZAWA 17122019R ODPOWIEDZI NA PYTANIA I MODYFIKACJA ZAPYTANIA
19042010 UCZESTNICY POSTĘPOWANIA NR 05P132010 DOTYCZY ODPOWIEDZI NA PYTANIA

Pytania testowe

Pytania testowe

2008-06-15 23:17:20

Procesor ma architekturę akumulatorową. Wskaż rozkazy spoza listy tego procesora: (JB 47-49)

bgt Rx, Ry, offset	or Rx, Ry, A
add Rx	load A, [Rz]
push Rx [szczególny przypadek akumulatorowej]	load Rx, [A]
sub Rx, #3, A

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora: (JB 47-49)

bgt Rx, Ry, offset	nand Rx, Ry, A
add Rx, #1, Rz	store Rx, [Rz]

Procesor ma architekturę rejestr-pamięć. Wskaż rozkazy spoza listy tego procesora: (JB 47-49)

bgt offset	or [Rx], Ry
add Rx, [Ry], Rz	load A, [Rx, Rz]

Linie bufora pamięci podręcznej z odwzorowaniem bezpośrednim są aktualizowane w trybie „no allocate on write”. Wymiana linii jest skutkiem: (JB 198-199)

Chybienia podczas zapisu	Chybienia podczas odczytu
Błędnej prognozy skoku	Pobrania antycypowanego

Linie bufora pamięci podręcznej z odwzorowaniem bezpośrednim są aktualizowane w trybie „allocate on write”. Chybienie podczas zapisu: (JB 198-199)

Wymusza wymianę linii	Wywołuje efekt migotania
Powoduje zmianę markowania linii	Powoduje przestój potoku

Aktualizacja linii bufora pamięci podręcznej o organizacji asocjacyjnej następuje w trybie „no allocate on write”. Chybienie podczas odczytu po uprzednim unieważnieniu całego bufora: (JB 198-199)

Powoduje unieważnienie linii chybionej	wymusza wypełnienie linii, jeśli nie jest to zakazane
Powoduje zmiane markowania przypadkowej linii	Powoduje przestój potoku

Aktualizacja linii bufora pamięci podręcznej o organizacji blokowo-skojarzeniowej (wielodrożnej) następuje w trybie „no allocate on write”. Chybienie podczas odczytu: : (JB 198-199)

Powoduje unieważnienie linii	Zawsze wymusza wypełnienie linii
Powoduje zmianę markowania linii	Powoduje przestój potoku

Aktualizacja linii bufora pamięci podręcznej o organizacji wielodrożnej (blokowo-skojarzeniowej) następuje w trybie „allocate on write”. (Bufor jest wypełniony). Chybienie podczas zapisu:

Wymusza wymianę linii	Wywołuje efekt migotania
jest skutkiem błędnej prognozy skoku	powoduje zapis linii bufora zapisu
powoduje zapis argumentu do bufora	powoduje unieważnienie bufora

Statystyczna prognoza rozgałęzień (skoków):

Musi być wykonana w fazie pobierania kodu	Jest weryfikowana podczas dekodowania
jest oparta na przesłankach statystycznych	jest skuteczna dla skoku bezwarunkowego
jest skuteczna średnio dla 90% skoków w przód	Jest skuteczna dla rozkazu pośredniego
Jest nieskuteczna dla skoku warunkowego

Dynamiczna prognoza rozgałęzień (skoków): (JB 226-228)

Jest weryfikowana na etapie wykonania	Musi poprzedzać dekodowanie rozkazu
Jest oparta na historii skoku	Jest skuteczna dla rozkazu powrotu (RET)
Jest nieskuteczna dla rozkazu skoku w przód	Jest weryfikowana podczas dekodowania
Może być połączona z prognozą statyczną

Skutkiem chybienia w buforze prognozy skoków BTB jest:

Wykonanie skoku

Wypełnienie linii bufora

Skutkiem trafienia w buforze prognozy skoków BTB jest:

Wykonanie rozkazu skoku

Aktualizacja linii bufora

Bufor prognozy skoków BTB jest aktualizowany: (JB 226-228)

Podczas wykonania rozkazu skoku	Przed wykonaniem rozkazu skoku
Podczas dekodowania rozkazu skoku	Zgodnie z regułą 90/50

Linia bufora BTB zawiera następujące informacje: (JB 226-228)

Adres rozkazu skoku	kod rozkazu skoku
Adres względny skoku	Bity używalności tej linii
Adres docelowy skoku	bit kierunku skoku (przód/tył)
kod prognozy skoku	bit obecności kodu skoku w pamięci
kod prognozy statycznej	bity historii skoku

Rozmiar logicznej przestrzeni adresowej zależy od:

dopuszczalnej liczby procesów	rozmiaru segmentów
rozmiaru wskaźników adresowych	maksymalnego rozmiaru partycji

Maksymalny rozmiar wirtualnej przestrzeni adresowej zależy od: (JB: 141-143; STAL: 296)

Rozmiaru wskaźników adresowych ?	Rozmiaru strony ?
Dopuszczalnej liczby procesów	zakresu relokacji
pojemności pamięci wtórnej (dysku)	rozmiaru przestrzeni rzeczywistej
rozmiaru bufora TLB	pojemności pamięci głównej
maksymalnego rozmiaru partycji

W bloku aktywacji funkcji na stosie są umieszczone: (JB: 114-115)

Adres powrotu	Zmienne globalne
Wskaźnik powiązania dynamicznego	Poprzedni stan wskaźnika stosu
Kod rozkazu powrotu RET	Tryb adresowania
Słowo stanu procesora	Wskaźniki struktur lokalnych
Wskaźnik powiązania statycznego	Kontekst funkcji wywołującej

W bloku sterującym (PCB) każdego aktywnego procesu przechowywane są:

Stos programowy	Pełny kontekst procesora
Wskaźnik rekurencji procesu	Rozmiar zbioru roboczego procesu
Kontekst pamięci każdego procesu	Zbiór roboczy procesu
Wskaźnik zagnieżdżenia procesu	Minimalny kontekst procesora

Pełny kontekst pamięci procesu jest przechowywany:

W rejestrach procesora	W buforze TLB
W odwróconej tablicy stron	W partycji przydzielanej procesowi
W pamięci głównej	Na stosie programowym
W pamięci podręcznej	W pamięci wtórnej

Charakterystycznymi cechami architektury klasy CISC są:

Użycie rejestru akumulatora	Niewielka liczba rozkazów
Rozbudowane tryby adresowania	Jednolita struktura kodów rozkazów
Ograniczona używalność rejestrów	Stosowa architektura procesora
Zmienny rozmiar kodu rozkazu

Charakterystycznymi cechami architektury klasy RISC są:

Duża liczba rejestrów	Niewielka liczba rozkazów
Rozbudowane tryby adresowania	Ustalony rozmiar kodu rozkazu
Specjalne rejestry adresowe	Specjalne rozkazy dostępu do pamięci
Proste tryby adresowania

Przekroczenie zakresu w odejmowaniu w kodzie znak-moduł jest sygnalizowane:

Jako przeniesienie równe 1	Jako bit znaku równy 1
Jako wskaźnik nadmiaru równy 1	Gdy znaki argumentów są jednakowe

Przekroczenie zakresu w dodawaniu i odejmowaniu w naturalnym kodzie binarnym sygnalizuje:

Wskaźnik nadmiaru	Wskaźnik znaku
Wskaźnik przeniesienia	Przeniesienie równe 1

Przekroczenie zakresu w dodawaniu i odejmowaniu w kodzie uzupełnieniowym U2 sygnalizuje:

Wskaźnik nadmiaru	Wskaźnik znaku
Wskaźnik przeniesienia	Przeniesienie równe 0

Wystąpienie nadmiaru w dodawaniu w kodzie uzupełnieniowym U2 jest sygnalizowane jako:

Przeniesienie równe 0	Wskaźnik znaku równy 0
Wystąpienie wyjątku	Przeniesienie równe 1

W formacie zmiennoprzecinkowym pojedynczej precyzji liczbami zdenormalizowanymi są:

zero [kod specjalny != liczba zdenormalizowana]	nieskończoność [kod specjalny!= liczba zdenormalizowana]
3,1415^-5	2^-1031
16⁴¹[nie jest bliska 0 => nie jest zdenormalizowana]	2^-131

W formacie zmiennoprzecinkowym pojedynczej precyzji liczbami znormalizowanymi są:

zero	nieskończoność
3,14159	2^-131
-1	NaN
2,73	2¹²⁹

Skutkiem braku żądanej strony w pamięci jest:

wyjątek	przerwanie niemaskowalne
przerwanie nieprecyzyjne	Przerwanie programowe

Przerwania nieprecyzyjne są skutkiem: (JB:130-131)

Braku strony w pamięci	Wyjątków programowych
Żądań obsługi we/wy	Krytycznych błędów sprzętu

Przerwania precyzyjne są skutkiem: (JB:130-131)

Braku strony w pamięci	Wyjątków programowych
Żądań obsługi we/wy	Podwójnych błędów transmisji na magistrali
wyjątków	żądań transmisji DMA [?]
Krytycznych błędów sprzętu

2 PYTANIA EGZAMINACYJNE Z PEDIATRII ( FIZJOTERAPIA – SEMESTR
3.-zal.-nr-2-do-zapytania-ofertowego---wzor-umowy-1639665310
5 ZAŁĄCZNIK NR 2 DO ZAPYTANIA OFERTOWEGO NR OKEREG122016

Tags: akumulatorową, architekturę, procesor, pytania, 20080615, testowe, 231720