UNIVERZITET U BEOGRADU ELEKTROTEHNIČKI FAKULTET KATEDRA ZA ELEKTRONIKU PREDMET

10 Sept 14 Spoštovani v Narodni in Univerzitetni Knjižnici
2 UNIVERZITET U NOVOM SADU TEHNIČKI FAKULTET „MIHAJLO PUPIN“
31 UNIVERZITET EDUCONS FAKULTET POSLOVNE EKONOMIJE SREMSKA KAMENICA IZVEŠTAJ

51 CSMP UNIVERZITET U BEOGRADU FAKULTET ORGANIZACIONIH NAUKA LABORATORIJA
7 UNIVERZITETSKO PRVENSTVO SRBIJE U ASSAUT SAVATEU 14 12
AUTHORS MR SCI SADO PUŠKAREVIĆ EKONOMSKI FAKULTET UNIVERZITETA U

UNIVERZITET U BEOGRADU

ELEKTROTEHNIČKI FAKULTET


Katedra za elektroniku


Predmet: Uvod u projektovanje integrisanih kola



UNIVERZITET U BEOGRADU ELEKTROTEHNIČKI FAKULTET KATEDRA ZA ELEKTRONIKU PREDMET



Projekat: Full Custom dizajn množača


Faza 4: Projektovanje množača






Rok za predaju: 7.5.2020.


Projekat radili:


Ime

Prezime

broj indeksa








Izveštaj slati na e-mail: [email protected], [email protected]

Staviti u cc i predmetnog profesora: [email protected]

Zadatak 1 – Projektovanje ćelija za definisanje naponskih
nivoa nekorišćenih ulaza


Slika 1.1. Schematic Tie-High ćelije nacrtan u Virtuoso Schematic Editor-u


Slika 1.2. Layout Tie-High ćelije izrađen u Virtuoso Layout Suite editoru


Slika 1.3. Schematic Tie-Low ćelije nacrtan u Virtuoso Schematic Editor-u


Slika 1.4. Layout Tie-Low ćelije izrađen u Virtuoso Layout Suite editoru


Zadatak 2 – Projektovanje šeme množača



Slika 2.1. Schematic 6-bitnog množača nacrtan u Virtuoso Schematic Editor-u



Slika 2.2. Dijagrami ulaznih i izlaznih signala 6-bitnog množača dobijeni funkcionalnom simulacijom koji prikazuju ispravan rad kola. Koristiti vektorski prikaz sa označenim brojevima u dekadnom brojnom sistemu.



Slika 2.3. Zumiran kritični prelaz izlaza P[11:0] za promenu ulaza ____________________ (pri kome se dobija maksimalno kašnjenje) dobijen funkcionalnom simulacijom


Tabela 1. Kašnjenja 6-bitnog množača u [ps] određena funkcionalnom simulacijom*

Signali

Kašnjenje izlaza

vrednosti ulaza



pobuda


prelaz na izlazu


vrednosti ulaza



pobuda


prelaz na izlazu


vrednosti ulaza



pobuda


prelaz na izlazu


vrednosti ulaza



pobuda


prelaz na izlazu


vrednosti ulaza



pobuda


prelaz na izlazu


*Navesti kašnjenja za minimum 5 različitih prelaza.

U tabeli podebljati kašnjenja kritičnih prelaza.



Slika 2.4. Schematic 6-bitnog množača sa registrima na ulazu i izlazu nacrtan u Virtuoso Schematic Editor-u



Slika 2.5. Dijagrami ulaznih i izlaznih signala 6-bitnog množača sa registrima na ulazu i izlazu dobijeni funkcionalnom simulacijom koji prikazuju ispravan rad kola. Koristiti vektorski prikaz sa označenim brojevima u dekadnom brojnom sistemu.


Odgovoriti na sledeća pitanja:

  1. Na osnovu vremenskih parametara svih kola određenih u prethodnim fazama moguće je proceniti maksimalnu učestanost rada množača. Kolika je procenjena maksimalna učestanost rada 6-bitnog množača sa registrima na ulazima i izlazima?

  2. Kolika je realna maksimalna učestanost rada? Objasniti zbog čega se razlikuje od procenjene.



Zadatak 3 – Projektovanje pajplajn množača



Slika 3.1. Schematic 6-bitnog množača sa pajplajn registrima nacrtan u Virtuoso Schematic Editor-u



Slika 3.2. Dijagrami ulaznih i izlaznih signala 6-bitnog množača sa pajplajn registrima dobijeni funkcionalnom simulacijom koji prikazuju ispravan rad kola. Koristiti vektorski prikaz sa označenim brojevima u dekadnom brojnom sistemu.



Slika 3.3. Zumiran kritični prelaz čvora _____ za promenu ulaza ____________________ (pri kome se dobija maksimalno kašnjenje unutar množača) dobijen funkcionalnom simulacijom



Slika 3.4. Layout 6-bitnog množača sa pajplajn registrima izrađen u Virtuoso Layout Suite editoru



Slika 3.5. Dijagrami ulaznih i izlaznih signala 6-bitnog množača sa pajplajn registrima dobijeni u post-layout simulaciji koji prikazuju ispravan rad kola. Koristiti vektorski prikaz sa označenim brojevima u dekadnom brojnom sistemu.



Slika 3.6. Zumiran kritični prelaz čvora _____ za promenu ulaza ____________________ (pri kome se dobija maksimalno kašnjenje unutar množača) dobijen post-layout simulacijom







Odgovoriti na sledeća pitanja:

  1. Gde su postavljeni pajplajn registri? Naznačiti na šemi.

  2. Na osnovu vremenskih parametara svih kola određenih u prethodnim fazama moguće je proceniti maksimalnu učestanost rada množača. Kolika je procenjena maksimalna učestanost rada 6-bitnog pajplajnovanog množača?

  3. Kolika je realna maksimalna učestanost rada?

  4. Kolike su dimenzije lejauta 6-bitnog množača?

  5. Koji prelazi ulaznih signala dovode do kritičnih kašnjenja unutar pajplajnovanog množača? Objasniti zbog čega.


Zaključak:


BOSNA I HERCEGOVINA BOSNIA AND HERZEGOVINA UNIVERZITET U
BROJ 110405 PODGORICA 11 04 2005 GODINE UNIVERZITET CRNE
DAN OTVORENIH VRATA PRAVNOG FAKULTETA UNIVERZITETA U SARAJEVU 12042018


Tags: beogradu elektrotehnički, elektrotehnički, beogradu, predmet, univerzitet, fakultet, katedra, elektroniku